

CAPÍTULO REIVINDICATORIO MODIFICADO

(Primer Examen de Fondo)

1. Un método para producir un conjunto de bits codificados a partir de un conjunto de bits de información para la transmisión entre un primer nodo y un segundo nodo en un sistema de comunicaciones inalámbricas (100), el método comprende:

generar un vector de palabras de código mediante la codificación del conjunto de bits de información con un código de verificación de paridad de baja densidad, en donde el vector de palabras de código está compuesto de bits sistemáticos y bits de paridad; y

realizar la concordancia de tasa con base en el búfer circular en el vector de palabras de código generado para producir los bits codificados para la transmisión, en donde:

la concordancia de tasa con base en el búfer circular comprende perforar una primera pluralidad de bits sistemáticos;

la perforación de la primera pluralidad de bits sistemáticos comprende omitir la escritura de la primera pluralidad de bits sistemáticos en un búfer circular; y

los bits perforados tienen un peso de columna mayor que los bits no perforados.

2. El método de la Reivindicación 1, en donde el código de verificación de paridad de baja densidad se especifica a través de una matriz de verificación de paridad.

3. El método de la Reivindicación 1, en donde la primera pluralidad de bits sistemáticos que están perforados precede, en el vector de palabras de código, a una segunda pluralidad de bits sistemáticos que no están perforados.

4. El método de la Reivindicación 1, en donde se definen una pluralidad de versiones de redundancia sobre el búfer circular, de modo que los bits codificados para una retransmisión se lean desde el búfer circular de acuerdo con una versión de redundancia correspondiente definida para la retransmisión.

5. El método de la Reivindicación 4, que comprende además realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado para

producir bits codificados para la retransmisión, en la que la concordancia de tasa con base en el búfer circular para la retransmisión comprende perforar la primera pluralidad de bits sistemáticos.

6. El método de la Reivindicación 5, en donde la primera pluralidad de bits sistemáticos perforados para la retransmisión incluye un múltiplo par de bits sistemáticos Z , donde Z es un factor de elevación de la matriz de verificación de paridad.

7. El método de la Reivindicación 1, en donde la perforación de la primera pluralidad de bits sistemáticos comprende omitir la primera pluralidad de bits sistemáticos cuando se leen los bits codificados desde un búfer circular.

8. El método de la Reivindicación 1, en donde la primera pluralidad de bits sistemáticos perforados incluye un múltiplo par de bits sistemáticos Z , donde Z es un factor de elevación de la matriz de verificación de paridad.

9. El método la Reivindicación 1, en donde realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado comprende:

leer los bits sistemáticos y los bits de paridad fuera de un búfer circular para producir el vector de transmisión para la transmisión a través de un canal inalámbrico.

10. El método de la Reivindicación 9, en donde leer los bits sistemáticos y los bits de paridad fuera del búfer circular para producir el vector de transmisión para la transmisión a través del canal inalámbrico comprende:

si un número de bits del vector de transmisión es mayor que el número total de bits en el búfer circular, se repiten uno o más bits en el búfer circular envolviéndolos.

11. El método de la Reivindicación 1, en donde la generación del vector de palabras de código mediante la codificación del conjunto de bits de información comprende:

adjuntar bits ficticios al conjunto de bits de información, los bits ficticios comprenden bits de valor conocido, para producir un vector de información; y

codificar el vector de información.

12. El método de la Reivindicación 11, en donde los bits ficticios adjuntos comprenden una segunda pluralidad de bits sistemáticos que está separada de la primera pluralidad de bits sistemáticos perforados.
13. El método de la Reivindicación 12, que comprende perforar los bits ficticios adjuntos.
14. El método de la Reivindicación 13, en donde la perforación de los bits ficticios adjuntos comprende omitir la escritura de los bits ficticios adjuntos en el búfer circular.
15. El método de la Reivindicación 13, en donde la perforación de los bits ficticios adjuntos comprende omitir los bits ficticios adjuntos cuando se leen los bits codificados del búfer circular.
16. El método de la Reivindicación 1, en donde se omite que un subconjunto de los bits sistemáticos se escriba en el búfer circular.
17. El método de la Reivindicación 1, que comprende:
 - perforar un subconjunto de los bits sistemáticos escritos en el búfer circular en una primera transmisión a través del canal inalámbrico; e
 - incluir el subconjunto de los bits sistemáticos que se perforaron en una retransmisión a través del canal inalámbrico.
18. El método de la Reivindicación 1, que comprende:
 - perforar la columna de bits de tal manera que los bits se perforen uniformemente desde cada una de una pluralidad de filas y se mantenga una distribución de peso de la matriz de verificación de paridad en el búfer circular.
19. El método de la Reivindicación 18, en donde los bits perforados son bits sistemáticos distintos de la primera pluralidad de bits sistemáticos.

20. El método de la Reivindicación 1, en donde los bits sistemáticos y los bits de paridad se leen de manera que se implementa un intercalador de canal como parte de la ejecución de una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado.
21. El método de la Reivindicación 1, en donde los bits sistemáticos y los bits de paridad se leen de manera que no se implementa ningún efecto de entrelazado de canales.
22. El método de la Reivindicación 1, en donde se omite que un subconjunto de bits de paridad se escriba en el búfer circular.
23. El método de la Reivindicación 1, en donde realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado comprende:
escribir al menos una parte de los bits sistemáticos y los bits de paridad definidos por una matriz de verificación de paridad en un búfer circular rectangular, el búfer circular rectangular comprende una o más filas y una o más columnas.
24. El método de la Reivindicación 1, en donde el sistema de comunicaciones inalámbricas comprende un nuevo sistema de radio.
25. Un primer nodo para producir un conjunto de bits codificados a partir de un conjunto de bits de información para su transmisión a un segundo nodo en un sistema de comunicaciones inalámbricas, el primer nodo comprende:
circuitos de procesamiento, el circuito de procesamiento configurado para:
generar un vector de palabras de código codificando el conjunto de bits de información con un código de verificación de paridad de baja densidad, en donde el vector de palabras de código está compuesto de bits sistemáticos y bits de paridad; y
realizar la concordancia de tasa con base en el búfer circular en el vector de palabras de código generado para producir los bits codificados para transmisión, en donde:

la concordancia de tasa con base en el búfer circular comprende perforar una primera pluralidad de bits sistemáticos;

perforar la primera pluralidad de bits sistemáticos comprende un circuito de procesamiento configurado para omitir la escritura de la primera pluralidad de bits sistemáticos en un búfer circular; y

los bits perforados tienen un peso de columna mayor que los bits no perforados.

26. El primer nodo de la Reivindicación 25, en donde el código de verificación de paridad de baja densidad se especifica a través de una matriz de verificación de paridad.

27. El primer nodo de la Reivindicación 25, en donde la primera pluralidad de bits sistemáticos que están perforados precede, en el vector de palabras de código, a una segunda pluralidad de bits sistemáticos que no están perforados.

28. El primer nodo de la Reivindicación 25, en donde se definen una pluralidad de versiones de redundancia sobre el búfer circular de manera que los bits codificados para una retransmisión se leen desde el búfer circular de acuerdo con una versión de redundancia correspondiente definida para la retransmisión.

29. El primer nodo de la Reivindicación 28, en donde los circuitos de procesamiento están configurados además para realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado para producir bits codificados para la retransmisión, en la que la concordancia de tasa con base en el búfer circular para la retransmisión comprende perforar la primera pluralidad de bits sistemáticos.

30. El primer nodo de la Reivindicación 29, en donde la primera pluralidad de bits sistemáticos perforados para la retransmisión incluye un múltiplo par de bits sistemáticos Z , donde Z es un factor de elevación de la matriz de verificación de paridad.

31. El primer nodo de la Reivindicación 25, en donde los circuitos de procesamiento configurados para perforar la primera pluralidad de bits sistemáticos comprenden un

circuito de procesamiento configurado para omitir la primera pluralidad de bits sistemáticos cuando se leen los bits codificados a partir de un búfer circular.

32. El primer nodo de la Reivindicación 25, en donde la primera pluralidad de bits sistemáticos perforados incluye un múltiplo par de bits sistemáticos Z , donde Z es un factor de elevación de la matriz de verificación de paridad.

33. El primer nodo la Reivindicación 25, en donde los circuitos de procesamiento configurados para realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado comprenden un circuito de procesamiento configurado para:

leer los bits sistemáticos y los bits de paridad fuera de un búfer circular para producir el vector de transmisión para la transmisión a través de un canal inalámbrico.

34. El primer nodo de la Reivindicación 33, en donde el circuito de procesamiento configurado para leer los bits sistemáticos y los bits de paridad fuera del búfer circular para producir el vector de transmisión para la transmisión a través del canal inalámbrico comprende el circuito de procesamiento configurado para:

si un número de bits del vector de transmisión es mayor que el número total de bits en el búfer circular, repetir uno o más bits en el búfer circular envolviéndolo.

35. El primer nodo de la Reivindicación 25, en donde los circuitos de procesamiento configurados para generar el vector de palabras de código codificando el conjunto de bits de información comprenden el circuito de procesamiento configurado para:

adjuntar bits ficticios al conjunto de bits de información, los bits ficticios comprenden bits de valor conocido, para producir un vector de información; y
codificar el vector de información.

36. El primer nodo de la Reivindicación 35, en donde los bits ficticios adjuntos comprenden una segunda pluralidad de bits sistemáticos que están separados de la primera pluralidad de bits sistemáticos perforados.

37. El primer nodo de la Reivindicación 36, en donde los circuitos de procesamiento están configurados además para perforar los bits ficticios adjuntos.

38. El primer nodo de la Reivindicación 37, en donde los circuitos de procesamiento configurados para perforar los bits ficticios adjuntos comprenden un circuito de procesamiento configurado para omitir la escritura de los bits ficticios adjuntos en el búfer circular.

39. El primer nodo de la Reivindicación 37, en donde los circuitos de procesamiento configurados para perforar los bits ficticios adjuntos comprenden un circuito de procesamiento configurado para omitir los bits ficticios adjuntos cuando se leen los bits codificados del búfer circular.

40. El primer nodo de la Reivindicación 25, en donde se omite que un subconjunto de bits sistemáticos se escriba en el búfer circular.

41. El primer nodo de la Reivindicación 25, en donde los circuitos de procesamiento están configurados además para:

perforar un subconjunto de los bits sistemáticos escritos en el búfer circular en una primera transmisión a través del canal inalámbrico; e

incluir el subconjunto de los bits sistemáticos que se perforaron en una retransmisión a través del canal inalámbrico.

42. El primer nodo la Reivindicación 25, en donde los circuitos de procesamiento están configurados además para:

perforar la columna de bits de tal manera que los bits se perforen uniformemente desde cada una de una pluralidad de filas y se mantenga una distribución de peso de la matriz de verificación de paridad en el búfer circular.

43. El primer nodo de la Reivindicación 42, en donde los bits perforados son bits sistemáticos distintos de la primera pluralidad de bits sistemáticos.

44. El primer nodo la Reivindicación 25, en donde los circuitos de procesamiento están configurados para leer los bits sistemáticos y los bits de paridad de modo que se implementa un intercalador de canales como parte de la ejecución de una concordancia de tasa con base en el búfer circular en el vector de la palabra de código generado.

45. El primer nodo de la Reivindicación 25, en donde los circuitos de procesamiento están configurados para leer los bits sistemáticos y los bits de paridad de modo que no se implemente ningún efecto de intercalado de canales.

46. El primer nodo la Reivindicación 25, en donde se omite que un subconjunto de bits de paridad se escriba en el búfer circular.

47. El primer nodo la Reivindicación 25, en donde los circuitos de procesamiento configurados para realizar una concordancia de tasa con base en el búfer circular en el vector de palabras de código generado comprenden un circuito de procesamiento configurado para:

escribir al menos una parte de los bits sistemáticos y los bits de paridad definidos por una matriz de verificación de paridad en un búfer circular rectangular, el búfer circular rectangular comprende una o más filas y una o más columnas.

48. El primer nodo la Reivindicación 25, en donde el sistema de comunicaciones inalámbricas comprende un nuevo sistema de radio.
