

REIVINDICACIONES

1. Un circuito integrado (30) para una matriz de fluido (40) que comprende:
un bus de direcciones (32) para comunicar un conjunto de direcciones;
una primera porción de elementos de memoria para recibir un primer conjunto de bits de dirección representativos de una primera porción de una dirección del conjunto de direcciones;

una segunda porción de elementos de memoria para recibir un segundo conjunto de bits de dirección representativos de una porción restante de la dirección del conjunto de direcciones;

un primer grupo de funciones de configuración de matriz (36-1) que incluye un primer controlador de direcciones (38-1) para controlar la primera porción de la dirección del conjunto de direcciones en el bus de direcciones (32) empleando el primer conjunto de bits de dirección almacenados por la primera porción de elementos de memoria;

un segundo grupo de funciones de configuración de matriz (36-2) que incluye un segundo controlador de direcciones (38-2) para controlar la porción restante de la dirección del conjunto de direcciones en el bus de direcciones (32); y

una disposición de dispositivos de accionamiento de fluido (FA(0)-(n)) direccionables por el conjunto de direcciones comunicadas a través del bus de direcciones (32) empleando el segundo conjunto de bits de dirección almacenados por la segunda porción de elementos de memoria.

2. El circuito integrado (30) de conformidad con la reivindicación 1, en donde la primera porción y la segunda porción juntas representan la dirección del conjunto de direcciones.

3. El circuito integrado (30) de conformidad con las reivindicaciones 1 o 2, en donde la disposición de dispositivos de accionamiento de fluido (FA(0)-(n)) está dispuesta como una columna de dispositivos de accionamiento de fluido que se extiende en una dirección longitudinal entre el primero (36-1) y segundo (36-2) grupos de funciones de configuración de matriz.

4. El circuito integrado (30) de conformidad con cualquiera de las reivindicaciones 1 a 3, que incluye:

una disposición de elementos de memoria (50) que incluye:

la primera porción de elementos de memoria (52-1) correspondiente al primer grupo (36-1) de funciones de configuración de matriz;

la segunda porción de elementos de memoria (52-2) correspondiente al segundo grupo (36-2) de funciones de configuración de matriz; y

una tercera porción de elementos de memoria correspondiente a la disposición de dispositivos de accionamiento de fluido (FA(0)-(n));

la disposición de elementos de memoria (50) para cargar en serie segmentos de datos de manera que al completar la carga de un segmento de datos, la primera porción de elementos de memoria (52-1) almacene el primer conjunto de bits de dirección que representen la primera porción de la dirección del conjunto de direcciones, y la segunda porción de elementos de memoria (52-2) almacene el segundo conjunto de bits de dirección que representen la porción restante de la dirección del conjunto de direcciones.

5. El circuito integrado (30) de conformidad con la reivindicación 4, en donde la disposición de elementos de memoria (50) comprende una cadena de elementos de memoria para funcionar como un convertidor de datos de serie a paralelo con la primera porción de elementos de memoria (52-1) dispuesta cerca del primer grupo (36-1) de funciones de configuración de matriz, la segunda porción de elementos de memoria (52-2) dispuesta cerca del segundo grupo (36-2) de funciones de configuración de matriz, y la tercera porción de elementos de memoria (54) extendiéndose entre la primera (52-1) y segunda (52-2) porciones de elementos de memoria y dispuesta cerca de la disposición de dispositivos de accionamiento de fluido (FA(0)-(n)).

6. El circuito integrado (30) de conformidad con cualquiera de las reivindicaciones 1-5, en donde además del primero (38-1) y segundo (38-2) controladores de direcciones, las funciones de configuración de matriz comprenden una función de control de impulso de disparo y una función de configuración de sensor.