

P-19485

SUPERINTENDENCIA DE INDUSTRIA Y COMERCIO

DIRECCIÓN DE NUEVAS CREACIONES

E. S. D.

Re: Expediente No. **NC2021/0011673**

Solicitud de patente a nombre de **HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P.**

Yo, CAROLINA DAZA MONTALVO identificada como aparece al pie de mi firma, domiciliada en la Carrera 11 No. 86-53, obrando como apoderada de la sociedad HEWLETT-PACKARD DEVELOPMENT COMPANY, L.P., domiciliada en Texas, Estados Unidos de América, solicitante de la patente de la referencia, en respuesta al oficio No. **5831** notificado mediante comunicación electrónica el 26 de marzo de 2024, relacionado con concepto técnico de fondo, y para el cual solicité oportunamente una prórroga el día 26 de marzo de 2024, atentamente me permito manifestar:

1. Modificaciones a las Reivindicaciones

Con fundamento en la facultad que confiere el artículo 34 de la Decisión 486 al solicitante para modificar la solicitud de patente en cualquier momento del trámite, presento junto con este memorial nuevo capítulo reivindicatorio, el cual consta de veinte (20) reivindicaciones y reemplaza completamente el capítulo presentado anteriormente. En el nuevo capítulo reivindicatorio se realizaron las siguientes modificaciones:

1.1 Se reescribió la reivindicación 1, para ahora recitar en parte características técnicas de las antiguas reivindicaciones 2 y 3, en particular: "(...) un decodificador de direcciones para seleccionar una o más de la pluralidad de celdas de memoria en respuesta a una dirección; lógica de activación para activar una o más de la pluralidad de celdas de memoria que se seleccionan en base a una señal de datos y una señal de disparo; y lógica de configuración para habilitar o deshabilitar el acceso a la

pluralidad de celdas de memoria", y así dar mayor claridad a la materia reclamada de la invención, lo cual se encuentra debidamente soportado en la descripción original presentada.

1.2 Parte de la materia reclamada en las antiguas reivindicaciones 5 y 6 se fusionaron en la nueva reivindicación 2, en particular para ahora recitar que: "(...) la lógica de configuración comprende un registro de configuración que almacena datos para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria, y para habilitar el acceso de escritura o lectura a la pluralidad de celdas de memoria", y así dar mayor claridad a la materia reclamada de la invención, lo cual se encuentra debidamente soportado en la descripción original presentada.

1.3 Se han eliminado las antiguas reivindicaciones 2, 3, 5 y 6 a 28.

1.4 Se han agregado las nuevas reivindicaciones 4 a 15 lo cual se encuentra debidamente soportado en la descripción original presentada.

1.5 Se reenumeran las reivindicaciones y sus dependencias de acuerdo con los anteriores cambios.

1.6 En el capítulo reivindicatorio se han incluido los números de referencia de cada uno de los elementos que hacen parte de la invención de acuerdo con la numeración empleada en los dibujos.

En cuanto a estas modificaciones, me permito decir que las mismas no amplían de ninguna manera la materia objeto de la presente solicitud y se realizaron con el ánimo de superar las objeciones de claridad y patentabilidad planteadas por el examinador en su concepto técnico.

2. Modificaciones a la Descripción

Con fundamento en la facultad que confiere el artículo 34 de la Decisión 486 al solicitante para modificar la solicitud de patente en cualquier momento del

trámite, presento junto con este memorial nuevo capítulo descriptivo, el cual reemplaza completamente el capítulo presentado anteriormente. En el nuevo capítulo descriptivo se realizaron las siguientes modificaciones:

- 2.1** En la descripción se ha reemplazado el término “troquel” por “matriz” por un error involuntario de traducción del término “die” en inglés. Y así dar claridad a la materia reclamada de la invención.

En cuanto a estas modificaciones, me permito decir que las mismas no amplían de ninguna manera la materia objeto de la presente solicitud y se realizaron con el ánimo de superar las objeciones de claridad planteadas por el examinador en su concepto técnico.

3. Pago de tasas

En relación con el número de reivindicaciones, atentamente nos permitimos decir que no se adjunta tasa por reivindicaciones adicionales, toda vez que el nuevo capítulo reivindicatorio contiene un menor número de cláusulas que el presentado anteriormente para estudio y en esencia es el mismo objeto, pero definido con mayor claridad.

Por otra parte, el presente memorial de respuesta se presenta junto con modificaciones al capítulo reivindicatorio, por lo cual se adjunta recibo por concepto de la tasa por la modificación de la solicitud y pago de examen de patentabilidad, según lo establecido en la Resolución 59669 del 2020.

4. Claridad y Concisión de las Reivindicaciones

Respecto a las objeciones de claridad, el solicitante manifiesta que mediante las modificaciones realizadas en el nuevo pliego reivindicatorio quedan subsanadas la totalidad de las objeciones, de modo tal que las nuevas reivindicaciones proporcionan claridad y concisión a la invención descrita.

Considerando todos los anteriores argumentos y explicaciones, se considera que se ha respondido a las observaciones hechas por el examinador en este respecto, por tanto, se superan las objeciones planteadas y, en consecuencia, las nuevas reivindicaciones 1 a 20 se ajustan a las disposiciones de la Decisión 486/00.

5. Novedad

El examinador establece en su concepto técnico la falta de novedad de las antiguas reivindicaciones 1 a 6, a la luz de las enseñanzas técnicas descritas en los documentos D1 (US20050157034).

A este respecto, me permito decir que el artículo 16 de la Decisión 486 de la Comisión de la Comunidad Andina establece que la invención se considera nueva cuando no está comprendida en el estado de la técnica. Si de acuerdo con el espíritu de la norma legal indicada, la invención no se considera como nueva si está "comprendida" en el estado de la técnica, dicha norma se está refiriendo, naturalmente, a la totalidad del invento y no a alguno o a algunos de los componentes.

Aplicando lo anterior al caso concreto, para que las razones que aduce ese Despacho para desvirtuar la novedad fuesen ciertas, sería forzoso que se demostrara que la invención de mi mandante esté comprendida en el estado de la técnica, específicamente en el documento D1, de forma TOTAL, lo cual no sucede con la materia reclamada en el nuevo capítulo reivindicatorio.

Considerando las anteriores definiciones y teniendo en cuenta las modificaciones realizadas al capítulo reivindicatorio, es deseo del solicitante manifestar su desacuerdo con dichas objeciones y presentar argumentos que demuestran la novedad de la invención que se reclama en las nuevas reivindicaciones 1 a 20.

Como primera medida, es deseo del solicitante manifestar su desacuerdo con la opinión del examinador en su oficio respecto a la novedad de la invención frente al documento citado como D1 por las siguientes razones:

Es deseo del solicitante llamar la atención al examinador sobre las nuevas modificaciones realizadas al capítulo reivindicatorio adjunto con este memorial.

Al respecto, el solicitante indica que la materia objeto de las nuevas reivindicaciones independientes 1, 16 y 19, es novedosa e inventiva respecto del estado de la técnica, específicamente con el documento D1.

Se ha modificado la reivindicación independiente 1 para recitar en parte: ***"(...) un decodificador de direcciones para seleccionar una o más de la***

pluralidad de celdas de memoria en respuesta a una dirección; lógica de activación para activar una o más de la pluralidad de celdas de memoria que se seleccionan en base a una señal de datos y una señal de disparo; y lógica de configuración para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria". El solicitante afirma respetuosamente que D1 **no enseña o sugiere** tales limitaciones.

Si bien D1 analiza, por ejemplo, en el párrafo [536], que "Cada registro de desplazamiento de punto 913 incluye un registro de desplazamiento de punto impar 933 y un registro de desplazamiento de punto par 934", **no hay ninguna divulgación** clara e inequívoca en D1 de la lógica de activación para ninguno de los dos activar la pluralidad de celdas de memoria que se seleccionan en base a una señal de datos y una señal de disparo o acceder a las celdas de memoria asociadas a los dispositivos de actuación de fluido basándose en un estado de la lógica de configuración para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria.

Por las mismas razones anteriores D1 falla en enseñar o divulgar "***un circuito de selección para seleccionar una o más de la pluralidad de celdas de memoria; lógica de configuración para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria; y lógica de control acoplada eléctricamente al circuito de selección, la pluralidad de celdas de memoria, y la lógica de configuración para controlar el acceso a la pluralidad de celdas de memoria***", como se reclama en la reivindicación independiente 16.

De igual manera, D1 falla en enseñar o divulgar "***un decodificador de direcciones para seleccionar una o más de la pluralidad de celdas de memoria en respuesta a una dirección; lógica de activación para activar una o más de la pluralidad de celdas de memoria que se seleccionan en base a una señal de datos y una señal de disparo; y lógica de control acoplada eléctricamente al decodificador de direcciones, la lógica de activación y la pluralidad de celdas de memoria para controlar el acceso a la pluralidad de celdas de memoria***", como se reclama en la reivindicación independiente 19.

Así, claramente existe al menos una diferencia entre la presente invención tal como se define en las reivindicaciones independientes 1, 16 y 19 y el documento D1, por lo que se ajusta a la definición de novedad, tal como se indicó

anteriormente, por lo que dicho estado de la técnica no desvirtúa dicho requisito de manera completa.

Por lo tanto, afirmamos respetuosamente que las reivindicaciones independientes 1, 16 y 19 y sus dependientes son novedosas y poseen actividad inventiva y, a la luz de los comentarios anteriores, solicitamos una concesión de la presente solicitud que sea positiva con respecto a la novedad y actividad inventiva de todas las reivindicaciones 1 a 20.

De acuerdo con lo anterior, es claro que las nuevas reivindicaciones 1 a 20 cumplen con los requisitos de novedad y nivel inventivo, tal como se define en los artículos 16 y 18 de la Decisión 486 y como se explica detalladamente en el Manual Andino y la Guía para Examinadores de la Superintendencia de Industria y Comercio.

6. Conclusión

Con las modificaciones introducidas y los argumentos presentados puede concluirse que:

- i) La presente solicitud es clara, concisa y está debidamente soportada en la descripción, cumpliendo así con los requerimientos del Artículo 30 de la Decisión 486; y
- ii) Las reivindicaciones 1 a 20 son patentables sobre D1, cumpliendo así con los requerimientos de los Artículos 16 y 18 de la Decisión 486.

Habiendo atendido cabalmente las objeciones presentadas por ese despacho, atentamente solicitamos se conceda el privilegio de patente de invención a la solicitud en estudio o si el señor Examinador considera que subsisten razones para objetar la presente invención, rogamos expedir otro examen de fondo con los debidos motivos y razones que sustenten su objeción con el fin de que nuestro mandante tenga la posibilidad de exponer sus argumentos con base en la interpretación de los artículos 45 de la Decisión 486 -el cual otorga la facultad al Examinador para emitir los exámenes de fondo- y 42 del Código de Procedimiento Administrativo y de lo Contencioso Administrativo que señala que: *"habiéndose dado oportunidad a los interesados para expresar sus opiniones, y con base en las pruebas e informes disponibles, se tomará la decisión, que será motivada. La decisión resolverá todas las peticiones que hayan sido oportunamente planteadas*

dentro de la actuación por el peticionario y por los terceros reconocidos", (el subrayado es nuestro).

En consecuencia, solicitamos a ese Despacho pronunciarse en relación con todos los argumentos presentados en este memorial dando estricta aplicación al principio del debido proceso consagrado en el artículo 29 de la Constitución Nacional.

7. Anexos

- Nuevo capítulo reivindicatorio que incluye veinte (20) reivindicaciones.
- Nuevo capítulo descriptivo modificado.
- Recibo por concepto de modificación de la solicitud.
- Recibo por concepto de examen de patentabilidad.

Señora Directora,



CAROLINA DAZA MONTALVO

C.C. 66.783.790 de Palmira Valle

TP-141563 CSJ

notificaciones@clarkemodet.com.co

REIVINDICACIONES

1. Un circuito integrado (100) para acceder a una memoria asociada a un dispositivo de accionamiento de fluido ($102_0 - 102_N$), comprendiendo el circuito integrado:

una pluralidad de celdas de memoria ($104_0 - 104_N$);

un decodificador de direcciones (122) para seleccionar una o más de la pluralidad de celdas de memoria en respuesta a una dirección;

lógica de activación (124) para activar una o más de la pluralidad de celdas de memoria ($104_0 - 104_N$) que se seleccionan en base a una señal de datos y una señal de disparo; y

lógica de configuración (110) para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria ($104_0 - 104_N$).

2. El circuito integrado de la reivindicación 1, en el que la lógica de configuración (110) comprende un registro de configuración (136) que almacena datos para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria, y para habilitar el acceso de escritura o lectura a la pluralidad de celdas de memoria.

3. El circuito integrado de la reivindicación 2, que comprende además un sensor (132), en el que el registro de configuración almacena datos para habilitar o deshabilitar el sensor.

4. El circuito integrado de la reivindicación 1, que comprende además:

una interfaz única acoplada a cada una de la pluralidad de celdas de memoria, estando la interfaz única conectada a un único contacto de un aparato de impresión principal.

5. El circuito integrado de la reivindicación 4, que comprende además un circuito de escritura (130) acoplado a la interfaz única, el circuito de escritura para escribir datos en la pluralidad de celdas de memoria.
6. El circuito integrado de la reivindicación 4, en el que la interfaz única comprende una única almohadilla de contacto (241).
7. El circuito integrado de la reivindicación 1, en el que cada una de la pluralidad de celdas de memoria comprende una celda de memoria no volátil.
8. El circuito integrado de la reivindicación 1, en el que la lógica de activación (124) comprende una primera puerta lógica y un conjunto de segundas puertas lógicas.
9. El circuito integrado de la reivindicación 8, en el que una primera entrada de la primera puerta lógica es la señal de datos, una segunda entrada de la primera puerta lógica es la señal de disparo y una primera salida de la primera puerta lógica está acoplada eléctricamente a una tercera entrada de cada una de las segundas puertas lógicas.
10. El circuito integrado de la reivindicación 9, en el que el decodificador de direcciones (122) comprende un conjunto de terceras puertas lógicas, una cuarta entrada de cada una de las terceras puertas lógicas es la dirección, y una segunda salida de cada una de las terceras puertas lógicas está acoplada eléctricamente a una quinta entrada de una correspondiente del conjunto de segundas puertas lógicas.
11. El circuito integrado de la reivindicación 10, en el que una tercera salida de cada una del conjunto de segundas puertas lógicas está acoplada eléctricamente a una respectiva de la pluralidad de celdas de memoria (104_0 - 104_N) a través de una ruta de señal (107).
12. El circuito integrado de la reivindicación 11, en el que la tercera salida de cada una del conjunto de segundas puertas lógicas está acoplada eléctricamente a un dispositivo de accionamiento de fluido (102_0 - 102_N) respectivo a través de la ruta de señal (107).

13. El circuito integrado de la reivindicación 11, en el que cada una de la pluralidad de celdas de memoria ($104_0 - 104_N$) comprende un primer transistor y un segundo transistor, y en el que un terminal de compuerta de cada uno del primer transistor está acoplado eléctricamente a la ruta de señal respectiva.

14. El circuito integrado de la reivindicación 13, en el que un terminal de compuerta de cada uno del segundo transistor recibe una señal de habilitación de memoria a través de una ruta de habilitación de señal de memoria (207).

15. El circuito integrado de la reivindicación 14, en el que una lógica alta en la señal de habilitación de memoria enciende el segundo transistor respectivo para permitir el acceso a la pluralidad de celdas de memoria.

16. Un circuito integrado (100) para acceder a una memoria asociada con un dispositivo de accionamiento de fluido ($102_0 - 102_N$), comprendiendo el circuito integrado:

una pluralidad de celdas de memoria ($104_0 - 104_N$);

un circuito de selección (106) para seleccionar una o más de la pluralidad de celdas de memoria;

lógica de configuración (110) para habilitar o deshabilitar el acceso a la pluralidad de celdas de memoria; y

lógica de control (103) acoplada eléctricamente al circuito de selección (106), la pluralidad de celdas de memoria ($104_0 - 104_N$), y la lógica de configuración (110) para controlar el acceso a la pluralidad de celdas de memoria ($104_0 - 104_N$).

17. El circuito integrado de la reivindicación 16, en el que el circuito de selección comprende:

un decodificador de direcciones (122) para seleccionar una o más de la pluralidad de celdas de memoria en respuesta a una dirección; y

una lógica de activación (124) para activar una o más de la pluralidad de celdas de memoria que se seleccionan en base a una señal de datos y una señal de disparo.

18. El circuito integrado de la reivindicación 17, en el que la lógica de activación (124) comprende:

una primera puerta lógica que comprende una primera entrada, una segunda entrada y una primera salida, recibiendo la primera entrada la señal de datos y recibiendo la segunda entrada la señal de disparo; y

un conjunto de segundas puertas lógicas, cada una de las cuales comprende una tercera entrada, una cuarta entrada y una segunda salida, recibiendo la tercera entrada la primera salida, recibiendo la cuarta entrada una tercera salida desde una puerta lógica respectiva de un conjunto de terceras puertas lógicas del decodificador de direcciones (122), en el que la segunda salida de cada una del conjunto de segundas puertas lógicas está acoplada eléctricamente a una respectiva de la pluralidad de celdas de memoria (104_0 - 104_N) y a una respectiva de una pluralidad de dispositivos de accionamiento de fluido (102_0 - 102_N) a través de una ruta de señal (107).

19. Un circuito integrado (100) para acceder a una memoria asociada con un dispositivo de accionamiento de fluido (102_0 - 102_N), comprendiendo el circuito integrado:

una pluralidad de celdas de memoria (104_0 - 104_N);

un decodificador de direcciones (122) para seleccionar una o más de la pluralidad de celdas de memoria (104_0 - 104_N) en respuesta a una dirección;

lógica de activación (124) para activar una o más de la pluralidad de celdas de memoria (104_0 - 104_N) que se seleccionan en base a una señal de datos y una señal de disparo; y

lógica de control (103) acoplada eléctricamente al decodificador de direcciones (122), la lógica de activación (124) y la pluralidad de celdas de

memoria ($104_0 - 104_N$) para controlar el acceso a la pluralidad de celdas de memoria ($104_0 - 104_N$).

20. El circuito integrado de la reivindicación 19, en el que la lógica de activación (124) comprende:

una primera puerta lógica que comprende una primera entrada, una segunda entrada y una primera salida, recibiendo la primera entrada la señal de datos y recibiendo la segunda entrada la señal de disparo; y

un conjunto de segundas puertas lógicas, cada una de las cuales comprende una tercera entrada, una cuarta entrada y una segunda salida, recibiendo la tercera entrada la primera salida, recibiendo la cuarta entrada una tercera salida desde una puerta lógica respectiva de un conjunto de terceras puertas lógicas del decodificador de direcciones (122), en el que la segunda salida de cada una del conjunto de segundas puertas lógicas está acoplada eléctricamente a una respectiva de la pluralidad de celdas de memoria ($104_0 - 104_N$) y a una respectiva de una pluralidad de dispositivos de accionamiento de fluido ($102_0 - 102_N$) a través de una ruta de señal (107).

CIRCUITOS INTEGRADOS QUE INCLUYEN CELDAS DE MEMORIA

ANTECEDENTES DE LA INVENCION

Un sistema de impresión por chorro de tinta, como ejemplo de un sistema de expulsión de fluido, puede incluir un cabezal de impresión, un suministro de tinta que suministra tinta líquida al cabezal de impresión y un controlador electrónico que controla el cabezal de impresión. El cabezal de impresión, como un ejemplo de dispositivo de expulsión de fluido, expulsa gotas de tinta a través de una pluralidad de inyectores u orificios y hacia un medio de impresión, como una hoja de papel, para imprimir sobre el medio de impresión. En algunos ejemplos, los orificios están dispuestos en al menos una columna o matriz de modo que la expulsión de tinta de los orificios secuenciada correctamente hace que los caracteres u otras imágenes se impriman en el medio de impresión a medida que el cabezal de impresión y el medio de impresión se mueven uno con respecto al otro.

BREVE DESCRIPCIÓN DE LOS DIBUJOS

La Figura 1A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado para impulsar una pluralidad de dispositivos de actuación de fluido.

La Figura 1B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado para impulsar una pluralidad de dispositivos de accionamiento de fluido.

La Figura 2 es un diagrama esquemático que ilustra un ejemplo de un circuito para impulsar una pluralidad de dispositivos de actuación de fluido o acceder a las correspondientes celdas de memoria.

La Figura 3A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado para acceder a una memoria asociada con un dispositivo de expulsión de fluido.

La Figura 3B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado para acceder a una memoria asociada con un dispositivo de expulsión de fluido.

Las Figuras 4A y 4B ilustran un ejemplo de una matriz de expulsión de fluido.

La Figura 5A ilustra una vista ampliada de un ejemplo de una parte de una matriz de expulsión de fluido.

La Figura 5B es un diagrama de bloques que ilustra un ejemplo de un grupo de celdas de memoria de la matriz de expulsión de fluido de la Figura 5A.

La Figura 6A ilustra una vista ampliada de otro ejemplo de una parte de una matriz de expulsión de fluido.

La Figura 6B es un diagrama de bloques que ilustra un ejemplo de un grupo de celdas de memoria de la matriz de expulsión de fluido de la Figura 6A.

La Figura 7 es un diagrama de bloques que ilustra un ejemplo de un sistema de expulsión de fluido.

DESCRIPCIÓN DETALLADA DE LA INVENCION

En la siguiente descripción detallada, se hace referencia a los dibujos adjuntos que forman parte de la misma, y en los que se muestran a modo de ilustración ejemplos específicos en los que se puede poner en práctica la descripción. Debe entenderse que pueden utilizarse otros ejemplos y pueden realizarse cambios estructurales o lógicos sin apartarse del alcance de la presente descripción. La siguiente descripción detallada, por lo tanto, no debe tomarse en un sentido limitante, y el alcance de la presente descripción está definido por las reivindicaciones adjuntas. Debe entenderse que las características de los diversos ejemplos descritos en el presente documento pueden combinarse, en parte o en su totalidad, entre sí, a menos que se indique específicamente lo contrario.

Las matrices de expulsión de fluido, como las matrices de inyección térmica de tinta (TIJ), pueden ser piezas de silicio estrechas y largas. El área de silicio utilizada por una matriz está relacionada con el costo de la matriz, por lo que cualquier funcionalidad que pueda eliminarse de la matriz debe eliminarse o modificarse para tener múltiples propósitos, si es posible. La memoria no volátil (NVM) se puede utilizar en la matriz para transferir información desde la matriz a una impresora, como comportamiento térmico, compensaciones, información de la región, un mapa de color, el número de inyectores, etc. Además, NVM también puede utilizarse para transferir información desde la impresora a la matriz, como un indicador de uso de tinta, información sobre el estado de los inyectores, etc. Las memorias pueden estar compuestas por elementos de almacenamiento, multiplexores de lectura/escritura y circuitos de habilitación/dirección. Para las memorias pequeñas, los circuitos sin almacenamiento pueden ser un gran porcentaje del área total utilizada por la memoria, lo que hace que las memorias pequeñas sean muy ineficaces.

Por consiguiente, en el presente documento se describen circuitos integrados (por ejemplo, matrices de eyección de fluido) que incluyen celdas de memoria correspondientes a dispositivos de actuación de fluido. La misma lógica de circuito se utiliza para activar dispositivos de actuación de fluido seleccionados o acceder a las celdas de memoria correspondientes seleccionadas en función de las direcciones recibidas y los datos de los inyectores. Los datos almacenados en cada celda de memoria pueden leerse del circuito integrado a través de una única almohadilla de contacto. Las celdas de memoria se pueden distribuir a lo largo del circuito integrado adyacente a los correspondientes dispositivos de accionamiento de fluido.

Como se usa en este documento, una señal de “alta lógica” es una señal lógica de “1” o de “encendido” o una señal que tiene un voltaje alrededor de igual a la potencia lógica suministrada a un circuito integrado (por ejemplo, entre alrededor de 1.8 V y 15 V, como 5.6 V). Como se usa en este documento, una señal de “baja lógica” es una señal lógica de “0” o “apagado” o una señal que tiene un voltaje alrededor de igual a un retorno de tierra de potencia lógica para la potencia lógica suministrada al circuito integrado (por ejemplo, alrededor de 0 V).

La Figura 1A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado 100 para impulsar una pluralidad de dispositivos de actuación de fluido. El circuito integrado 100 incluye una pluralidad de dispositivos de actuación de fluido 102_0 a 102_N , donde “N” es cualquier número adecuado de dispositivos de actuación de fluido. El circuito integrado 100 también incluye una pluralidad de celdas de memoria 104_0 a 104_N , un circuito de selección 106, lógica de control 108 y lógica de configuración 110. Cada dispositivo de accionamiento de fluido 102_0 a 102_N está acoplado eléctricamente a la lógica de control 108 a través de una ruta de señal 101_0 a 101_N , respectivamente. Cada celda de memoria 104_0 a 104_N está acoplada eléctricamente a la lógica de control 108 a través de una ruta de señal 103_0 a 103_N , respectivamente. La lógica de control 108 está acoplada eléctricamente al circuito de selección 106 a través de una ruta de señal 107 y a la lógica de configuración 110 a través de una ruta de señal 109.

En un ejemplo, cada dispositivo de accionamiento de fluido 102_0 a 102_N incluye un inyector o una bomba fluídica para expulsar gotas de fluido. Cada celda de memoria 104_0 a 104_N corresponde a un dispositivo de accionamiento de fluido 102_0 a 102_N , respectivamente. En un ejemplo, cada celda de memoria 104_0 a 104_N incluye una celda de memoria no volátil (por ejemplo, un transistor de compuerta flotante, un fusible programable, etc.). El circuito de selección 106 selecciona los dispositivos de actuación de fluido 102_0 a 102_N y las celdas de memoria 104_0 a 104_N correspondientes a los dispositivos de actuación de fluido seleccionados 102_0 a 102_N . El circuito de selección 106 puede incluir un decodificador de dirección, lógica de activación y/u otro circuito lógico adecuado para seleccionar dispositivos de actuación de fluido 102_0 a 102_N y las correspondientes celdas de memoria 104_0 a 104_N en respuesta a una señal de dirección y una señal de datos de inyector. La lógica de configuración 110 habilita o inhabilita el acceso a la pluralidad de celdas de memoria 104_0 a 104_N . La lógica de configuración 110 puede incluir un dispositivo de memoria u otro circuito lógico adecuado para habilitar o inhabilitar el acceso a la pluralidad de celdas de memoria 104_0 a 104_N .

La lógica de control 108 activa los dispositivos de actuación de fluido seleccionados 102₀ a 102_N o accede a las celdas de memoria 104₀ a 104_N correspondientes a los dispositivos de actuación de fluido seleccionados con base en un estado de la lógica de configuración 110. La lógica de control 108 puede incluir un microprocesador, un circuito integrado de aplicación específica (ASIC), u otro circuito lógico adecuado para controlar el funcionamiento del circuito integrado 100. Mientras que el circuito de selección 106, la lógica de control 108 y la lógica de configuración 110 se ilustran en bloques separados en la Figura 1A, en otros ejemplos, seleccione el circuito 106, la lógica de control 108 y/o la lógica de configuración 110 pueden combinarse en un solo bloque o en un número diferente de bloques.

La Figura 1B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado 120 para impulsar una pluralidad de dispositivos de accionamiento de fluido. El circuito integrado 120 incluye una pluralidad de dispositivos de accionamiento de fluido 102₀ a 102_N, una pluralidad de celdas de memoria 104₀ a 104_N, un circuito de selección 106 y lógica de control 108. Además, el circuito integrado 120 incluye un circuito de escritura 130, un sensor 132 y un registro de configuración 136. En un ejemplo, la lógica de configuración 110 del circuito integrado 100 de la Figura 1A incluye el registro de configuración 136.

En este ejemplo, el circuito de selección 106 incluye un decodificador de dirección 122 y una lógica de activación 124. El decodificador de dirección 122 recibe direcciones y datos a través de una interfaz de datos 126. El decodificador de dirección 122 está acoplado eléctricamente a la lógica de activación 124. La lógica de activación 124 recibe una señal de disparo a través de un interfaz de disparo 128. Cada celda de memoria 104₀ a 104_N está acoplada eléctricamente al circuito de escritura 130 a través de una interfaz de detección 134. El sensor 132 está acoplado eléctricamente a la lógica de control 108 a través de una ruta de señal 131 y a la interfaz de detección 134.

El decodificador de dirección 122 selecciona los dispositivos de actuación de fluido 102₀ a 102_N y las celdas de memoria 104₀ a 104_N correspondientes a los dispositivos de actuación de fluido seleccionados 102₀ a 102_N en respuesta a una dirección. La dirección puede recibirse a través de la interfaz de datos 126. La lógica de activación 124 activa los dispositivos de actuación de fluido seleccionados 102₀ a 102_N y las celdas de memoria 104₀ a 104_N correspondientes a los dispositivos de actuación de fluido seleccionados 102₀ a 102_N en base a una señal de datos y una señal de disparo. La señal de datos puede incluir datos del inyector que indiquen qué dispositivos de actuación de fluido para la dirección proporcionada deben seleccionarse. La señal de datos puede recibirse a través de la interfaz de datos 126. La señal de disparo indica cuándo se deben activar (es decir,

disparar) los dispositivos de actuación de fluido seleccionados o cuándo se debe acceder a las celdas de memoria correspondientes. La señal de disparo se puede recibir a través de la interfaz de disparo 128. Cada una de las interfaces de datos 126, interfaz de disparo 128 e interfaz de detección 134 puede ser una almohadilla de contacto, un pin, un tope, un cable u otra interfaz eléctrica adecuada para transmitir señales hacia y/o desde el circuito integrado 120. Cada una de las interfaces 126, 128 y 134 se puede acoplar eléctricamente a un sistema de expulsión de fluido (por ejemplo, un aparato de impresión principal como el sistema 500 de expulsión de fluido, que se describirá a continuación con referencia a Figura 7).

El registro de configuración 136 almacena datos para habilitar o inhabilitar el acceso a la pluralidad de celdas de memoria 104_0 a 104_N . La lógica de control 108 activa los dispositivos de actuación de fluido seleccionados 102_0 a 102_N o accede a las celdas de memoria 104_0 a 104_N correspondientes a los dispositivos de actuación de fluido seleccionados 102_0 a 102_N en base a los datos almacenados en el registro de configuración 136. En un ejemplo, el registro de configuración 136 también almacena datos para permitir el acceso de escritura o el acceso de lectura a la pluralidad de celdas de memoria 104_0 a 104_N . En otro ejemplo, el registro 136 de configuración también almacena datos para habilitar o deshabilitar el sensor 132.

El registro de configuración 136 puede ser un dispositivo de memoria (por ejemplo, memoria no volátil, registro de desplazamiento, etc.) y puede incluir cualquier número adecuado de bits (por ejemplo, 4 bits a 24 bits, como 12 bits). En ciertos ejemplos, el registro de configuración 136 también puede almacenar datos de configuración para probar el circuito integrado 120, detectar grietas dentro de un sustrato del circuito integrado 120, habilitar temporizadores del circuito integrado 120, establecer retardos analógicos del circuito integrado 120, validar operaciones del circuito integrado 120, o para configurar otras funciones del circuito integrado 120.

Los datos almacenados en las celdas de memoria 104_0 a 104_N pueden leerse a través de la interfaz de detección 134 cuando se ha accedido a las celdas de memoria seleccionadas 104_0 a 104_N mediante la lógica de control 108. Además, el circuito de escritura 130 puede escribir datos en celdas de memoria seleccionadas cuando las celdas de memoria seleccionadas 104_0 a 104_N se han accedido mediante la lógica de control 108. El sensor 132 puede ser un dispositivo de unión (por ejemplo, un diodo térmico), un dispositivo resistivo (por ejemplo, un detector de grietas) u otro dispositivo adecuado para detectar un estado del circuito integrado 120. El sensor 132 puede ser leído a través de la interfaz de detección 134.

La Figura 2 es un diagrama esquemático que ilustra un ejemplo de un circuito 200 para impulsar una pluralidad de dispositivos de actuación de fluido o acceder a las correspondientes celdas de memoria. En un ejemplo, el circuito 200 es parte del circuito integrado 100 de la Figura 1A o del circuito integrado 120 de la Figura 1B. El circuito 200 ilustra un grupo de 16 dispositivos de actuación de fluido y un grupo correspondiente de 16 celdas de memoria. Un circuito integrado, tal como el circuito integrado 100 de la Figura 1A o el circuito integrado 120 de la Figura 1B, puede incluir cualquier número adecuado de grupos de dispositivos de actuación de fluidos y las correspondientes celdas de memoria. Aunque en la Figura 2 se ilustra un grupo de 16 dispositivos de actuación y las correspondientes celdas de memoria, en otros ejemplos el número de dispositivos de actuación de fluido y las correspondientes celdas de memoria dentro de cada grupo puede variar.

El circuito 200 incluye una pluralidad de dispositivos de actuación de fluido 202₀ a 202₁₅, una pluralidad de celdas de memoria 204₀ a 204₁₅, un decodificador de dirección que incluye puertas lógicas 222₀ a 222₁₅, lógica de activación que incluye puertas lógicas 227 y 224₀ a 224₁₅, un circuito de escritura que incluye una escritura de memoria regulador de voltaje 230, transistores 238 y 240, y una almohadilla de contacto (es decir, detección) 241. Una primera entrada de la compuerta lógica 227 recibe datos del inyector a través de una ruta de señal de datos del inyector 226. Una segunda entrada de la compuerta lógica 227 recibe una señal de disparo a través de una ruta de señal de disparo 228. La salida de la compuerta lógica 227 está acoplada eléctricamente a una primera entrada de cada compuerta lógica 224₀ a 224₁₅ a través de una ruta de señal 229. La entrada de cada compuerta lógica 222₀ a 222₁₅ recibe una señal de dirección a través de una ruta de señal de dirección 221. La salida de cada compuerta lógica 222₀ a 222₁₅ está acoplada eléctricamente a una segunda entrada de cada compuerta lógica 224₀ a 224₁₅ a través de una ruta de señal 223₀ a 223₁₅, respectivamente. La salida de cada compuerta lógica 224₀ a 224₁₅ está acoplada eléctricamente a un dispositivo de accionamiento de fluido 202₀ a 202₁₅ ya una celda de memoria 204₀ a 204₁₅ a través de una trayectoria de señal 225₀ a 225₁₅, respectivamente.

Cada dispositivo de accionamiento de fluido 202₀ a 202₁₅ incluye una compuerta lógica 208, un transistor 210 y una resistencia de disparo 212. Aunque el dispositivo de accionamiento de fluido 202₀ se ilustra y describe en este documento, los otros dispositivos de actuación de fluido 202₁ a 202₁₅ incluyen un circuito similar. Una primera entrada de la compuerta lógica 208 está acoplada eléctricamente a la ruta de señal 225₀. Una segunda entrada (inversión) de la compuerta lógica 208 recibe una señal de habilitación de memoria

a través de una ruta de señal de habilitación de memoria 207. La salida de la compuerta lógica 208 está acoplada eléctricamente a la compuerta del transistor 210 a través de una ruta de señal 209. Un lado de la ruta de fuente-drenaje del transistor 210 está eléctricamente acoplado a un nodo común o de tierra 214. El otro lado de la ruta de fuente-drenaje del transistor 210 está eléctricamente acoplado a uno lado de la resistencia de disparo 212 a través de una ruta de señal 211. El otro lado de la resistencia de disparo 212 está acoplado eléctricamente a un nodo de voltaje de suministro (por ejemplo, VPP) 215.

Cada celda de memoria 204₀ a 204₁₅ incluye los transistores 216 y 218 y un transistor de compuerta flotante 220. Si bien la celda de memoria 204₀ se ilustra y describe aquí, las otras celdas de memoria 204₁ a 204₁₅ incluyen un circuito similar. La compuerta del transistor 216 está acoplada eléctricamente a la ruta de señal 225₀. Un lado de la ruta fuente-drenaje del transistor 216 está acoplado eléctricamente a un nodo común o de tierra 214. El otro lado de la ruta fuente-drenaje del transistor 216 está acoplado eléctricamente a un lado de la ruta de fuente-drenaje del transistor 218 a través de una ruta de señal 217. La compuerta del transistor 218 recibe una señal de habilitación de memoria a través de una ruta de señal de habilitación de memoria 207. El otro lado de la ruta de fuente-drenaje del transistor 218 es eléctricamente acoplado a un lado de la ruta fuente-drenaje del transistor de compuerta flotante 220 a través de una ruta de señal 219. El otro lado de la ruta fuente-drenaje del transistor de compuerta flotante 220 está acoplado eléctricamente al regulador 230 de voltaje de escritura en memoria y a un lado de la fuente-drenaje de la ruta del transistor 238 a través de una ruta de señal 234.

El regulador de voltaje de escritura de memoria 230 recibe una señal de escritura de memoria a través de una ruta de señal de escritura de memoria 232. La compuerta del transistor 238 y la compuerta del transistor 240 reciben una señal de lectura de memoria a través de una ruta de señal de lectura de memoria 236. El otro lado de la fuente-drenaje La ruta del transistor 238 está eléctricamente acoplada a un lado de la ruta fuente-drenaje del transistor 240 a través de una ruta de señal 239. El otro lado de la ruta fuente-drenaje del transistor 240 está eléctricamente acoplada a la almohadilla de detección 241.

La señal de datos del inyector en la ruta 226 de la señal de datos del inyector, la señal de disparo en la ruta 228 de la señal de disparo y la señal de dirección en la ruta 221 de la señal de dirección se utilizan para activar un dispositivo de activación de fluido 202₀ a 202₁₅ o una celda de memoria correspondiente 204₀ a 204₁₅. La señal de habilitación de memoria en la trayectoria 207 de la señal de habilitación de memoria determina si un dispositivo de accionamiento de fluido 202₀ a 202₁₅ está activado o si se accede a una celda de memoria correspondiente 204₀ a 204₁₅. En respuesta a una señal de habilitación de

lógica de memoria alta, el transistor 218 se enciende para permitir el acceso a las celdas de memoria 204₀ a 204₁₅. Además, en respuesta a una señal de habilitación de lógica de memoria alta, la compuerta lógica 208 emite una señal de baja lógica para apagar el transistor 210 para evitar que cualquier dispositivo de accionamiento de fluido 202₀ a 202₁₅ dispare en respuesta a una señal de disparo pasada a las rutas de señal 225₀ a 225₁₅. En respuesta a una señal de habilitación de lógica de memoria baja, el transistor 218 se apaga para inhabilitar el acceso a las celdas de memoria 204₀ a 204₁₅. Además, en respuesta a una señal de habilitación de lógica de memoria baja, la compuerta lógica 208 permite que las señales de disparo pasen a las rutas de señal 225₀ a 225₁₅ para disparar dispositivos de activación de fluido 202₀ a 202₁₅. En un ejemplo, la señal de habilitación de memoria se basa en un bit de datos almacenado en un registro de configuración, tal como el registro de configuración 136 de la Figura 1B. En otro ejemplo, la señal de habilitación de memoria se basa en un bit de datos recibido por el circuito 200 junto con la dirección y los datos del inyector, que se utiliza por la lógica de configuración, como la lógica de configuración 110 de la Figura 1A, para habilitar o deshabilitar las celdas de memoria 204₀ a 204₁₅.

La señal de datos del inyector indica si se seleccionarán los dispositivos de actuación de fluido 202₀ a 202₁₅ o las correspondientes celdas de memoria 204₀ a 204₁₅. En un ejemplo, la señal de datos del inyector incluye una señal de alta lógica para seleccionar los dispositivos de activación de fluido 202₀ a 202₁₅ o las correspondientes celdas de memoria 204₀ a 204₁₅ y una señal de baja lógica para deseleccionar los dispositivos de activación de fluido 202₀ a 202₁₅ o las correspondientes celdas de memoria 204₀ a 204₁₅. En respuesta a una señal lógica de datos de inyector alta, la compuerta lógica 227 pasa una señal de alta lógica a la ruta de señal 229 en respuesta a una señal lógica de disparo alto. En respuesta a una señal lógica de datos de inyector baja o una señal lógica de disparo bajo, la compuerta lógica 227 pasa una señal de baja lógica a la ruta de señal 229.

La señal de dirección selecciona uno de los dispositivos de actuación de fluido 202₀ a 202₁₅ o las correspondientes celdas de memoria 204₀ a 204₁₅. En respuesta a la señal de dirección, una de las puertas lógicas 222₀ a 222₁₅ pasa una señal de alta lógica a una ruta de señal correspondiente 223₀ a 223₁₅. Las otras puertas lógicas 222₀ a 222₁₅ pasan una señal de baja lógica a las rutas de señal correspondientes 223₀ a 223₁₅.

Cada compuerta lógica 224₀ a 224₁₅ pasa una señal de alta lógica a la ruta de señal correspondiente 225₀ a 225₁₅ en respuesta a una señal de alta lógica en la ruta de señal 229 y una señal de alta lógica en la ruta de señal correspondiente 223₀ a 223₁₅. Cada compuerta lógica 224₀ a 224₁₅ pasa una señal de baja lógica a la ruta de señal

correspondiente 225_0 a 225_{15} en respuesta a una señal de baja lógica en la ruta de señal 229 o una señal de baja lógica en la ruta de señal correspondiente 223_0 a 223_{15} . En consecuencia, en respuesta a una señal de habilitación de lógica de memoria baja y una señal de alta lógica en una ruta de señal 225_0 a 225_{15} , el dispositivo de accionamiento de fluido correspondiente 202_0 a 202_{15} dispara activando la resistencia de disparo correspondiente 212. En respuesta a una señal de habilitación de lógica de memoria alta y una señal de alta lógica en una ruta de señal 225_0 a 225_{15} , se selecciona para el acceso la correspondiente celda de memoria 204_0 a 204_{15} .

Con una celda de memoria 204_0 a 204_{15} seleccionada para el acceso, el regulador de voltaje de escritura de memoria 230 puede habilitarse mediante una señal de escritura de memoria en la ruta de señal de escritura de memoria 232 para aplicar un voltaje a la ruta de señal 234 para escribir un bit de datos en el transistor de compuerta flotante 220. Además, con una celda de memoria 204_0 a 204_{15} seleccionada para el acceso, los transistores 238 y 240 pueden encenderse en respuesta a una señal de lectura de memoria en la ruta de señal de lectura de memoria 236. Con los transistores 238 y 240 encendidos, el bit de datos almacenado en el transistor de compuerta flotante 220 puede leerse a través de la almohadilla de detección 241 (por ejemplo, mediante un aparato de impresión principal acoplado a la almohadilla de detección 241). En un ejemplo, la señal de escritura de memoria y la señal de lectura de memoria se basan en datos almacenados en un registro de configuración, tal como el registro de configuración 136 de la Figura 1B. En otro ejemplo, la señal de escritura de memoria y la señal de lectura de memoria se basan en los datos recibidos por el circuito 200 junto con la dirección y los datos del inyector, que se utilizan por la lógica de configuración, como la lógica de configuración 110 de la Figura 1A, para activar la señal de lectura o la señal de escritura.

La Figura 3A es un diagrama de bloques que ilustra un ejemplo de un circuito integrado 300 para acceder a una memoria asociada con un dispositivo de expulsión de fluido. En este ejemplo, los dispositivos de accionamiento de fluido pueden estar ubicados en un circuito integrado separado de la memoria. El circuito integrado 300 incluye una pluralidad de celdas de memoria 304_0 a 304_N , un decodificador de direcciones 322, lógica de activación 324 y lógica de configuración 310. Cada celda de memoria 304_0 a 304_N está acoplada eléctricamente a la lógica de activación 324 a través de una ruta de señal 303_0 a 303_N , respectivamente. La lógica de activación 324 está acoplada eléctricamente al decodificador de direcciones 322, a la lógica de configuración 310 a través de una ruta de señal 309, y recibe una señal de disparo a través de una interfaz de disparo 328. El decodificador de direcciones 322 recibe una señal de datos a través de una interfaz de

datos 326. Cada una de las interfaces de datos 326 y la interfaz de disparo 328 puede ser una almohadilla de contacto, una clavija, un tope, un cable u otra interfaz eléctrica adecuada para transmitir señales hacia y/o desde el circuito integrado 300. Cada una de las interfaces 326 y 328 puede estar acoplada eléctricamente a un sistema de expulsión de fluido (por ejemplo, un aparato de impresión principal).

En un ejemplo, cada celda de memoria 304_0 a 304_N incluye una celda de memoria no volátil (por ejemplo, un transistor de compuerta flotante, un fusible programable, etc.). El decodificador de direcciones 322 selecciona las celdas de memoria 304_0 a 304_N en respuesta a una dirección, que se puede recibir a través de la interfaz de datos 326. La lógica de activación 324 activa las celdas de memoria seleccionadas 304_0 a 304_N en base a una señal de datos en la interfaz de datos 326 y una señal de disparo en la interfaz de disparo 328. La lógica de configuración 310 habilita o inhabilita el acceso a la pluralidad de celdas de memoria 304_0 a 304_N .

La Figura 3B es un diagrama de bloques que ilustra otro ejemplo de un circuito integrado 320 para acceder a una memoria asociada con un dispositivo de expulsión de fluido. El circuito integrado 320 incluye una pluralidad de celdas de memoria 304_0 a 304_N , un decodificador de direcciones 322 y lógica de activación 324. Además, el circuito integrado 320 incluye un circuito de escritura 330 y un registro de configuración 336. En un ejemplo, la lógica de configuración 310 del circuito integrado 300 de la Figura 3A incluye el registro de configuración 336. Cada celda de memoria 304_0 a 304_N está acoplada eléctricamente al circuito 330 de escritura a través de una interfaz 334 de detección.

El registro de configuración 336 puede almacenar datos para habilitar o inhabilitar el acceso a la pluralidad de celdas de memoria 304_0 a 304_N . Además, el registro de configuración 336 puede almacenar datos para permitir el acceso de escritura o el acceso de lectura a la pluralidad de celdas de memoria 304_0 a 304_N . La interfaz de detección 334 proporciona una interfaz única acoplada a cada una de la pluralidad de celdas de memoria 304_0 a 304_N para conectarse a un único contacto de un aparato de impresión principal. En un ejemplo, la interfaz de detección 334 incluye una única almohadilla de contacto.

Los datos almacenados en las celdas de memoria 304_0 a 304_N pueden leerse a través de la interfaz de detección 334 cuando se ha accedido a las celdas de memoria seleccionadas 304_0 a 304_N mediante el decodificador de direcciones 322 y la lógica de activación 324. Además, el circuito de escritura 330 puede escribir datos en las celdas de memoria seleccionadas 304_0 a 304_N cuando se ha accedido a las celdas de memoria seleccionadas 304_0 a 304_N mediante el decodificador de direcciones 322 y la lógica de activación 324.

La Figura 4A ilustra un ejemplo de un inyector de expulsión de fluido 400 y la Figura 4B ilustra una vista ampliada de los extremos del inyector de expulsión de fluido 400. En un ejemplo, la inyector de expulsión de fluido 400 incluye el circuito integrado 100 de la Figura 1A, el circuito integrado 120 de la Figura 1B, o circuito 200 de la Figura 2. La matriz 400 incluye una primera columna de almohadillas de contacto 402, una segunda columna de almohadillas de contacto 404 y una columna 406 de dispositivos de accionamiento de fluido 408. La segunda columna de almohadillas de contacto 404 está alineada con la primera columna 402 de las almohadillas de contacto y a una distancia (es decir, a lo largo del eje Y) de la primera columna 402 de las almohadillas de contacto. La columna 406 de dispositivos de accionamiento de fluido 408 está dispuesta longitudinalmente a la primera columna de almohadillas de contacto 402 y la segunda columna de almohadillas de contacto 404. La columna 406 de dispositivos de accionamiento de fluido 408 también está dispuesta entre la primera columna de almohadillas de contacto 402 y la segunda columna de almohadillas de contacto 404. En un ejemplo, los dispositivos de actuación de fluido 408 son inyectores o bombas de fluido para expulsar gotas de fluido.

En un ejemplo, la primera columna de almohadillas de contacto 402 incluye seis almohadillas de contacto. La primera columna de almohadillas de contacto 402 puede incluir las siguientes almohadillas de contacto en orden: una almohadilla de contacto de datos 410, una almohadilla de contacto de reloj 412, una almohadilla de contacto de retorno a tierra de potencia lógica 414, una almohadilla de contacto de entrada/salida multipropósito (es decir, sentido) 416, una primera placa de contacto de suministro de energía de alto voltaje 418, y una primera placa de contacto de retorno a tierra de potencia de alto voltaje 420. Por lo tanto, la primera columna de almohadillas de contacto 402 incluye la almohadilla de contacto de datos 410 en la parte superior de la primera columna 402, la primera almohadilla de contacto de retorno a tierra de potencia de alto voltaje 420 en la parte inferior de la primera columna 402, y la primera almohadilla 418 de contacto de fuente de alimentación de alto voltaje directamente encima de la primera almohadilla de contacto de retorno a tierra de alto voltaje 420. Si bien las almohadillas de contacto 410, 412, 414, 416, 418 y 420 se ilustran en un orden particular, en otros ejemplos las almohadillas de contacto pueden disponerse en un orden diferente.

En un ejemplo, la segunda columna de almohadillas de contacto 404 incluye seis almohadillas de contacto. La segunda columna de almohadillas de contacto 404 puede incluir las siguientes almohadillas de contacto en orden: una segunda almohadilla de contacto de retorno a tierra de potencia de alto voltaje 422, una segunda almohadilla de contacto de fuente de alimentación de alto voltaje 424, una almohadilla de contacto de

reinicio lógico 426, una almohadilla de contacto de fuente de alimentación lógica 428, una almohadilla de contacto de modo 430 y una almohadilla de contacto de disparo 432. Por lo tanto, la segunda columna de almohadillas de contacto 404 incluye la segunda almohadilla de contacto de retorno a tierra de potencia de alto voltaje 422 en la parte superior de la segunda columna 404, la segunda fuente de alimentación de alto voltaje almohadilla de contacto 424 directamente debajo de la segunda almohadilla de contacto de retorno a tierra de potencia de alto voltaje 422, y la almohadilla de contacto de disparo 432 en la parte inferior de la segunda columna 404. Mientras que las almohadillas de contacto 422, 424, 426, 428, 430 y 432 se ilustran en una En un orden particular, en otros ejemplos, las placas de contacto pueden disponerse en un orden diferente.

La almohadilla de contacto de datos 410 (por ejemplo, la interfaz de datos 126 de la Figura 1B) se puede usar para ingresar datos en serie a la matriz 400 para seleccionar dispositivos de actuación de fluido (por ejemplo, a través del circuito de selección 106 de la Figura 1B), bits de memoria (por ejemplo, a través del circuito de selección 106 de la Figura 1B) sensores térmicos, modos de configuración (por ejemplo, a través del registro de configuración 136 de la Figura 1B), etc. La almohadilla de contacto de datos 410 también se puede usar para enviar datos en serie desde la matriz 400 para leer bits de memoria, modos de configuración, información de estado, etc. La almohadilla de contacto de reloj 412 se puede usar para ingresar una señal de reloj a la matriz 400 para cambiar los datos en serie en la almohadilla de contacto de datos 410 a la matriz o para cambiar los datos en serie de la matriz a la almohadilla de contacto de datos 410. La almohadilla de contacto de retorno a tierra de potencia lógica 414 proporciona una ruta de retorno a tierra para potencia lógica (por ejemplo, alrededor de 0 V) suministrada a la matriz 400. En un ejemplo, la almohadilla de contacto de retorno a tierra de potencia lógica 414 está acoplada eléctricamente al sustrato semiconductor (por ejemplo, silicio) 440 de la matriz 400. Entrada multipropósito/almohadilla de contacto de salida 416 (por ejemplo, interfaz de sentido 134 de la Figura 1B o la almohadilla de detección 241 de la Figura 2) se pueden usar para los modos de detección analógica y/o de prueba digital de la matriz 400. En un ejemplo, la almohadilla de contacto de entrada/salida multipropósito 416 se puede acoplar eléctricamente a cada celda de memoria 104_0 para 104_N , circuito de escritura 130 y sensor 132 de la Figura 1B.

La primera almohadilla de contacto 418 de la fuente de alimentación de alto voltaje y la segunda almohadilla de contacto 424 de la fuente de alimentación de alto voltaje se pueden usar para suministrar alto voltaje (por ejemplo, alrededor de 32 V) a la matriz 400. La primera almohadilla de contacto de retorno de tierra de potencia de alto voltaje 420 y

segunda almohadilla de contacto de retorno de tierra de alto voltaje 422 se puede utilizar para proporcionar un retorno a tierra de potencia (por ejemplo, alrededor de 0 V) para la fuente de alimentación de alto voltaje. Las almohadillas de contacto de retorno a tierra de potencia de alto voltaje 420 y 422 no están conectadas eléctricamente directamente al sustrato semiconductor 440 de la matriz 400. El pedido de almohadilla de contacto específico con las almohadillas de contacto de alimentación de alto voltaje 418 y 424 y las almohadillas de contacto de retorno a tierra de alto voltaje 420 y 422 como las almohadillas de contacto más internas pueden mejorar la entrega de energía a la matriz 400. Agitar las almohadillas de contacto de retorno a tierra de potencia de alto voltaje 420 y 422 en la parte inferior de la primera columna 402 y en la parte superior de la segunda columna 404, respectivamente, puede mejorar confiabilidad para la fabricación y puede mejorar la protección contra cortocircuitos de tinta.

La almohadilla de contacto de reinicio lógico 426 se puede usar como una entrada de reinicio lógico para controlar el estado operativo de la matriz 400. La almohadilla de contacto de fuente de alimentación lógica 428 se puede usar para suministrar energía lógica (por ejemplo, entre alrededor de 1.8 V y 15 V, tal como 5.6 V) para morir 400. La almohadilla de contacto de modo 430 se puede usar como una entrada lógica para controlar el acceso para habilitar/deshabilitar los modos de configuración (es decir, modos funcionales) de la matriz 400. La almohadilla de contacto de disparo 432 (por ejemplo, la interfaz de disparo 128 de la Figura 1B) puede ser utilizado como una entrada lógica para enganchar los datos cargados desde la almohadilla de contacto de datos 410 y para habilitar dispositivos de actuación de fluido o elementos de memoria de la matriz 400.

La matriz 400 incluye un sustrato alargado 440 que tiene una longitud 442 (a lo largo del eje Y), un grosor 444 (a lo largo del eje Z) y una anchura 446 (a lo largo del eje X). En un ejemplo, la longitud 442 es al menos veinte veces la anchura 446. La anchura 446 puede ser de 1 mm o menos y el espesor 444 puede ser inferior a 500 micrones. Los dispositivos de actuación de fluido 408 (por ejemplo, lógica de actuación de fluido) y las almohadillas de contacto 410-432 se proporcionan en el sustrato alargado 440 y están dispuestos a lo largo de la longitud 442 del sustrato alargado. Los dispositivos de accionamiento de fluido 408 tienen una longitud de franja 452 menor que la longitud 442 del sustrato alargado 440. En un ejemplo, la longitud de franja 452 es de al menos 1.2 cm. Las almohadillas de contacto 410-432 se pueden acoplar eléctricamente a la lógica de actuación del fluido. La primera columna de almohadillas de contacto 402 puede estar dispuesta cerca de un primer extremo longitudinal 448 del sustrato alargado 440. La segunda columna de almohadillas de

contacto 404 puede estar dispuesta cerca de un segundo extremo longitudinal 450 del sustrato alargado 440 opuesto al primer extremo longitudinal 448.

La Figura 5A ilustra una vista ampliada de una parte central de una matriz de eyección de fluido 400a, como un ejemplo adicional de la matriz de expulsión de fluido 400 de las Figuras 4A y 4B. Como se describió previamente con referencia a las Figuras 4A y 4B, la matriz de expulsión de fluido 400a incluye una pluralidad de inyectores 408 dispuestas en una columna a lo largo del sustrato alargado 440. Además, la matriz de expulsión de fluido 400 incluye una pluralidad de celdas de memoria dispuestas en grupos 460 adyacente a la pluralidad de inyectores 408. Como se ilustra en la Figura 5B, cada grupo 460 de celdas de memoria puede incluir una primera celda de memoria 4620 y una segunda celda de memoria 4621. Cada celda de memoria 462 corresponde a un inyector 408. Como se describió previamente, la lógica de actuación de fluidos de la matriz de eyección de fluido 400 expulsa fluido de los inyectores seleccionadas 408 o accede a las celdas de memoria 462 correspondientes a los inyectores seleccionadas 408.

En un ejemplo, cada inyector 408 de la pluralidad de inyectores tiene una celda de memoria correspondiente 462. En otro ejemplo, cada dos inyectores 408 de la pluralidad de inyectores tiene una celda de memoria correspondiente 462. En otro ejemplo, la pluralidad de celdas de memoria puede incluir una sola celda de memoria 462 correspondiente a cada inyector 408. En otro ejemplo, la pluralidad de celdas de memoria incluye al menos dos celdas de memoria 462 correspondientes a cada inyector 408. La pluralidad de celdas de memoria 462 puede estar dispuesta en una pluralidad de grupos 460, donde cada grupo 460 incluye al menos dos celdas de memoria 462. La pluralidad de grupos 460 está separada entre sí a lo largo de la longitud del sustrato alargado 440.

La Figura 6A ilustra una vista ampliada de una parte central de una matriz de expulsión de fluido 400b, como un ejemplo adicional de la matriz de expulsión de fluido 400 de las Figuras 4A y 4B. La matriz de eyección de fluido 400b incluye una pluralidad de inyectores 408a dispuestas en una primera columna a lo largo del sustrato alargado 440 y una pluralidad de inyectores 408b dispuesta en una segunda columna a lo largo de la longitud del sustrato alargado 440. La primera columna es adyacente a la segunda columna. Los inyectores 408a de la primera columna pueden estar desplazados con respecto a los inyectores 408b de la segunda columna. Además, la matriz de eyección de fluido 400b incluye una pluralidad de celdas de memoria dispuestas en grupos 470 adyacentes a la pluralidad de inyectores 408a y 408b. Los grupos 470 están separados entre sí a lo largo del sustrato alargado 440.

Como se ilustra en la Figura 6B, cada grupo 470 puede incluir seis celdas de memoria dispuestas en tres bancos 482₁ a 482₃. El primer banco 482₁ incluye una primera celda de memoria 472₁₋₀ y una segunda celda de memoria 472₁₋₁. El segundo banco 482₂ incluye una primera celda de memoria 472₂₋₀ y una segunda celda de memoria 472₂₋₁. El tercer banco 482₃ incluye una primera celda de memoria 472₃₋₀ y una segunda celda de memoria 472₃₋₁. Cada banco 482₁ a 482₃ puede seleccionarse en respuesta a una señal de habilitación de banco en una ruta de señal de habilitación de banco 480₁ a 480₃, respectivamente.

En un ejemplo, la pluralidad de celdas de memoria incluye tres celdas de memoria 472 correspondientes a cada inyector 408a y/o 408b. Una primera celda de memoria (por ejemplo, celda de memoria 472₁₋₀) correspondiente a cada inyector está dispuesta en un primer banco (por ejemplo, banco 482₁) de celdas de memoria, una segunda celda de memoria (por ejemplo, celda de memoria 472₂₋₀) correspondiente a cada inyector está dispuesta en un segundo banco (por ejemplo, el banco 482₂) de celdas de memoria, y una tercera celda de memoria (por ejemplo, la celda de memoria 472₃₋₀) correspondiente a cada inyector está dispuesta en un tercer banco (por ejemplo, el banco 482₃) de celdas de memoria. La lógica de actuación de fluido expulsa fluido de los inyectores seleccionadas 408a y/o 408b o accede a las celdas de memoria 472 correspondientes a los inyectores seleccionadas y un banco seleccionado de celdas de memoria.

En un ejemplo, las señales de habilitación del banco uno, del banco dos y del banco tres se basan en datos almacenados en un registro de configuración, tal como el registro de configuración 136 de la Figura 1B. En otro ejemplo, las señales de habilitación del banco uno, del banco dos y del banco tres se basan en los datos recibidos por la matriz de eyección de fluido 400b junto con la dirección y los datos del inyector, que se utilizan en la lógica de configuración, como la lógica de configuración 110 de la Figura 1A, para habilitar un banco seleccionado 482₁ a 482₃.

La Figura 7 es un diagrama de bloques que ilustra un ejemplo de un sistema de expulsión de fluido 500. El sistema de expulsión de fluido 500 incluye un montaje de expulsión de fluido, como el montaje de cabezal de impresión 502, y un montaje de suministro de fluido, como el montaje de suministro de tinta 510. En el ejemplo ilustrado, El sistema de expulsión de fluido 500 también incluye un montaje de estación de servicio 504, un montaje de carro 516, un montaje de transporte de medios de impresión 518 y un controlador electrónico 520. Si bien la siguiente descripción proporciona ejemplos de sistemas y montajes para el manejo de fluidos con respecto a la tinta, los sistemas y montajes también son aplicables a la manipulación de fluidos distintos de la tinta.

El montaje de cabezal de impresión 502 incluye al menos un cabezal de impresión o matriz de expulsión de fluido 400 previamente descrita e ilustrada con referencia a las Figuras 4A y 4B, que expulsa gotas de tinta o fluido a través de una pluralidad de orificios o inyectores 408. En un ejemplo, las gotas se dirigen hacia un medio, como el medio de impresión 524, para imprimir sobre el medio de impresión 524. En un ejemplo, el medio de impresión 524 incluye cualquier tipo de material en hojas adecuado, como papel, cartulina, transparencias, Mylar, tela y similares. En otro ejemplo, los medios de impresión 524 incluyen medios para impresión tridimensional (3D), como un lecho de polvo, o medios para bioimpresión y/o pruebas de descubrimiento de fármacos, como un depósito o recipiente. En un ejemplo, los inyectores 408 están dispuestas en al menos una columna o matriz de modo que la expulsión de tinta de los inyectores 408 secuenciada correctamente hace que los caracteres, símbolos y/u otros gráficos o imágenes se impriman en el medio de impresión 524 como montaje de cabezal de impresión 502 e imprima los medios 524 se mueven entre sí.

El montaje de suministro de tinta 510 suministra tinta al montaje de cabezal de impresión 502 e incluye un depósito 512 para almacenar tinta. Como tal, en un ejemplo, la tinta fluye desde el depósito 512 al montaje de cabezal de impresión 502. En un ejemplo, el montaje de cabezal de impresión 502 y el montaje de suministro de tinta 510 están alojados juntos en un cartucho de impresión de chorro de tinta o de chorro de fluido o bolígrafo. En otro ejemplo, el montaje de suministro de tinta 510 está separado del montaje de cabezal de impresión 502 y suministra tinta al montaje de cabezal de impresión 502 a través de una conexión de interfaz 513, tal como un tubo de suministro y/o una válvula.

El montaje de carro 516 coloca el montaje de cabezal de impresión 502 con respecto al montaje de transporte de medios de impresión 518, y el montaje de transporte de medios de impresión 518 coloca el medio de impresión 524 con respecto al montaje de cabezal de impresión 502. Por lo tanto, una zona de impresión 526 se define adyacente a los inyectores 408 en un área entre el montaje de cabezal de impresión 502 y medio de impresión 524. En un ejemplo, el montaje de cabezal de impresión 502 es un montaje de cabezal de impresión de tipo escaneado de manera que el montaje de carro 516 mueve el montaje de cabezal de impresión 502 con respecto al montaje de transporte de medios de impresión 518. En otro ejemplo, el montaje de cabezal de impresión 502 es un montaje de cabezal de impresión de tipo no escaneado de manera que el montaje de carro 516 fija el montaje de cabezal de impresión 502 en una posición prescrita con respecto al montaje de transporte de medios de impresión 518.

El montaje de la estación de servicio 504 permite escupir, limpiar, tapar y/o cebar el montaje de cabezal de impresión 502 para mantener la funcionalidad del montaje de cabezal de impresión 502 y, más específicamente, los inyectores 408. Por ejemplo, el montaje de la estación de servicio 504 puede incluir una cuchilla de goma o un limpiador que se pasa periódicamente sobre el montaje de cabezal de impresión 502 para limpiar y limpiar los inyectores 408 del exceso de tinta. Además, el montaje de estación de servicio 504 puede incluir una tapa que cubre el montaje de cabezal de impresión 502 para proteger los inyectores 408 de que se sequen durante períodos de inactividad. Además, el montaje de estación de servicio 504 puede incluir una escupidera en la que el montaje de cabezal de impresión 502 expulsa tinta durante las salpicaduras para asegurar que el depósito 512 mantenga un nivel apropiado de presión y fluidez, y para asegurar que los inyectores 408 no se atasquen ni goteen. Las funciones del montaje de estación de servicio 504 pueden incluir el movimiento relativo entre el montaje de estación de servicio 504 y el montaje de cabezal de impresión 502.

El controlador electrónico 520 se comunica con el montaje de cabezal de impresión 502 a través de una vía de comunicación 503, el montaje de estación de servicio 504 a través de una vía de comunicación 505, el montaje de carro 516 a través de una vía de comunicación 517 y el montaje de transporte de medios de impresión 518 a través de una vía de comunicación 519. En un ejemplo, cuando el montaje de cabezal de impresión 502 está montado en el montaje de carro 516, el controlador electrónico 520 y el montaje de cabezal de impresión 502 pueden comunicarse a través del montaje de carro 516 a través de una ruta de comunicación 501. El controlador electrónico 520 también puede comunicarse con el montaje de suministro de tinta 510 de manera que, en una implementación, un nuevo (o usado) puede detectarse suministro de tinta.

El controlador electrónico 520 recibe datos 528 de un sistema principal, tal como un ordenador, y puede incluir memoria para almacenar temporalmente datos 528. Los datos 528 pueden enviarse al sistema de expulsión de fluido 500 a lo largo de una ruta de transferencia de información electrónica, infrarroja, óptica u otra. Los datos 528 representan, por ejemplo, un documento y/o archivo a imprimir. Como tal, los datos 528 forman un trabajo de impresión para el sistema de expulsión de fluido 500 e incluyen al menos un comando de trabajo de impresión y/o parámetro de comando.

En un ejemplo, el controlador electrónico 520 proporciona control del montaje de cabezal de impresión 502, incluido el control de tiempo para la expulsión de gotas de tinta desde los inyectores 408. Como tal, el controlador electrónico 520 define un patrón de gotas de tinta expulsadas que forman caracteres, símbolos y/u otros gráficos o imágenes en el

soporte de impresión 524. El control de tiempo y, por lo tanto, el patrón de gotas de tinta expulsadas, está determinado por los comandos del trabajo de impresión y/o los parámetros del comando. En un ejemplo, los circuitos lógicos y de excitación que forman una parte del controlador electrónico 520 están ubicados en el montaje de cabezal de impresión 502. En otro ejemplo, los circuitos lógicos y de excitación que forman una parte del controlador electrónico 520 están ubicados fuera del montaje de cabezales de impresión 502.

Aunque se han ilustrado y descrito ejemplos específicos en el presente documento, se pueden sustituir una variedad de implementaciones alternativas y/o equivalentes por los ejemplos específicos mostrados y descritos sin apartarse del alcance de la presente descripción. Esta solicitud está destinada a cubrir cualquier adaptación o variación de los ejemplos específicos discutidos en este documento. Por lo tanto, se pretende que esta descripción esté limitada únicamente por las reivindicaciones y sus equivalentes.

RESUMEN DE LA INVENCION

Un circuito integrado para impulsar una pluralidad de dispositivos de accionamiento de fluido incluye una pluralidad de celdas de memoria, un circuito de selección, lógica de configuración y lógica de control. Cada celda de memoria corresponde a un dispositivo de accionamiento de fluido. El circuito de selección selecciona dispositivos de actuación de fluido y celdas de memoria correspondientes a los dispositivos de actuación de fluido seleccionados. La lógica de configuración habilita o inhabilita el acceso a la pluralidad de celdas de memoria. La lógica de control activa los dispositivos de actuación de fluido seleccionados o accede a las celdas de memoria correspondientes a los dispositivos de actuación de fluido seleccionados con base en un estado de la lógica de configuración.



SUPERINTENDENCIA DE INDUSTRIA Y COMERCIO

NIT: 800.176.089-2

COMPROBANTE DE RECAUDO SISTEMA SIPI

Radicado: NC2021/0011673
Recibo: 24-62232
Fecha: 06/08/2024

CAROLINA MERCEDES DAZA MONTALVO
CC: 66.783.790
Pago PSE No: 1001128
CUS: 827414942

Patente PCT
CIRCUITOS INTEGRADOS QUE INCLUYEN CELDAS DE MEMORIA

Detalle del pago

Id.	Rentístico	Concepto y Servicio	Cant.	Val. Unit.	Subtotal
1	50005-01-01	Solicitud examen de patentabilidad Patente PCT (DESCUENTO INTERNET)	1	\$ 1,447,500	\$ 1,447,500
TOTAL					\$ 1,447,500



SUPERINTENDENCIA DE INDUSTRIA Y COMERCIO

NIT: 800.176.089-2

COMPROBANTE DE RECAUDO SISTEMA SIPI

Radicado: NC2021/0011673
Recibo: 24-62228
Fecha: 06/08/2024

CAROLINA MERCEDES DAZA MONTALVO
CC: 66.783.790
Pago PSE No: 1001126
CUS: 827405392

Patente PCT
CIRCUITOS INTEGRADOS QUE INCLUYEN CELDAS DE MEMORIA

Detalle del pago

Id.	Rentístico	Concepto y Servicio	Cant.	Val. Unit.	Subtotal
1	50005-01-03	Modificaciones / Correcciones al registro Patente PCT (DESCUENTO INTERNET)	1	\$ 214,000	\$ 214,000
TOTAL					\$ 214,000